云开·全站(kaiyun)官方网站-APP Platform

技术

设计参数

  • 最大设计规模
    90000pin+
  • 最多设计层数
    42层
  • 最多BGA数量
    100+
  • 最小线宽线距
    1.9mil
  • 最小设计孔
    6mil / 4mil激光孔
  • 最小BGA间距
    0.3mm
  • 最大BGA PIN数
    3647pin
  • 最高信号速度
    56G

涉及到的主要芯片

  • 处理器
    Intel: Purley Haswell platform Ivy Bridge and Sandy Bridge Series Shark Bay Mobile Platform
    Marvell: PXA920/920H Series Xelerated series ARM ADA1000/1500 98CX8129/8297
    Qualcomm/SPRD/MTK Mobile: MSM86XX / 82XX / 76XX SC9610 / 8810 / 6820 MT6573 / 6575 / 6577/ 6589
    Freescale PowerPC Series: MPC8541 / 8548 / 8555 / 8641 P2020
    TI: AM35X / 38X OMAP4430 / P3505 66AK2EX C667X TMX320C
    ADI: TS101/201 ADUCM3027/3029
  • FPGA / CPLD
    Xilinx: Spartan-6 Spartan®-6 Artix-7 Kintex-7 Virtex-7 Virtex-ultrascale Virtex5 Zynq-7
    Altera: Stratix Series Arria Series Cyclone series MAX Series
    Cavium: CN7XXX CN6XXX NITROX III NITROX PX CN50XX SC9610 / 8810 / 6820 MT6573 / 6575 / 6577/ 6589
    Lattice: MachX03 Series MachX02 Series
  • 存储芯片
    Samsung:DDR4 DDR3 DDR2
    Hynix:DDR4 DDR3 DDR2
    Elpida:DDR3 DDR2
    Mircon: DDR4 DDR2 DDR3
    Cypress:CY7C1510 CY7C1565 CY7C25XX

设计流程

仿真介绍

    信号完整性分析
    设计规则、拓扑结构前仿
    反射、串扰、时序分析
    多板联合系统分析
    支持IBIS模型、Hspice 模型和S参数模型
    频域、时域、通道多种仿真分析手段、保证高速传输性能
    综合考虑反射、串扰、振铃、眼图、抖动、误码率、S参数
    DDR3,DDR3L,DDR4,PCIE,Serdes,SFP+大量仿真案例,拥有丰富实战经验
    主要仿真分析的项目
    延时计算/Delay Caculate 拓扑结构分析/Topology analysis
    反射仿真/Reflection 阻抗计算 /Impedance Cal
    串扰仿真/Cross talk 叠层分析/Stack up
    时序分析/Static timing analysis 同步切换噪音/SSN simulation
    S参数提取/S-parameter 串并行接口仿真/Serial Parallellink
    直流压降分析
    平面谐振分析
    PDN阻抗分析
    去耦电容优化分析
    电磁兼容性分析
    EMC设计
    EMC整改
    EMC测试
    电磁兼容性包含电磁干扰 EMC 和电磁敏感度 EMC 部分。板级 EMC 设计采用注重源头控制的思路,从设计阶段开始就采取对策,结合信号完整性分析,从根本上解决 EMC 问题。存在对外接口的单板,以及无法进行全屏蔽的产品里,板级 EMC 设计是其他任何 EMC 措施都无法取代的。在单板方面进行 EMC 设计的考虑将减轻后面工序的压力,并且能够缩短开发周期降低批量生产成本。
    EMC 设计
    层叠及阻抗控制
    模块划分及特殊器件布局
    电源与特殊信号优先布线
    跨分割区及开槽设计
    接口保护与滤波设计
    地分与汇接、屏蔽与隔
    EMC 整改
    针对客户产品 EMC 测试发现的问题,提出整改方案,主要从于扰源、敏感设备和耦合途径等要素入手,结合实际测试和表现出的问题,提出整改建议,并进行整改。
    EMC 测试
    协助客户完成产品的一系列电磁兼容测试,并对其遇 到的问题,给出参考建议。可以提供 EMC 测试实验室,大大缩短了客户的开发时间和成本。
    可生产性设计分析
    DFF可制造性分析
    DFA可组装性分析
    DFT可测试性分析
    可制造性设计就是在设计阶段考虑产品的可制造性和可装配性等要素,使得产品以最低成本、最短的时间、最高的质量制造出来,DFM 是并行工程的核心技术,它的关键是设计信息的工艺分析、制造合理性评价和设计改进的建议,通过模拟系统,实现仿真与设计过程同步,模拟从设计、制板到组装的整个生产过程,使用 DFM 理念的设计方式可以减少试产次数,加快研发周期,设计前期把生产装配的问题考虑到位,是保证 PCB 设计一次性成功的关键。
    优势
    降低改版次数,缩短开发周期减少试产次数,降低生产成本
    完善标准化进程,提高产品质量和可靠性简化产品转化流程,提高生产力
XML 地图